Posted:
7/13/2026, 5:06:27 AM
Location(s):
Quebec, Canada ⋅ Montreal, Quebec, Canada
Experience Level(s):
Junior ⋅ Mid Level ⋅ Senior
Field(s):
Software Engineering
Workplace Type:
On-site
Pay:
$134k–$189k/yr
This role is for an existing vacancy.
Présentation de l’entreprise
L’avenir des solutions d’IP est arrivé
L’innovation électronique est présente partout, des capteurs intelligents aux villes intelligentes, et transforme la façon dont les gens travaillent, vivent et se divertissent. Cadence est fière de contribuer à cette innovation, non seulement à titre de chef de file mondial en automatisation de la conception électronique (EDA) depuis plus de 25 ans, mais aussi comme chef de file dans le développement de solutions d’IP, soit des blocs de conception réutilisables destinés aux systèmes sur puce.
Les solutions d’IP de Cadence® transformeront votre façon de concevoir et d’utiliser l’IP dans vos conceptions de systèmes sur puce (SoC). À mesure que vous intégrez davantage d’IP pour enrichir vos SoC de nouvelles fonctionnalités, nous pouvons vous aider à réduire la complexité et les risques inhérents à la conception de technologies intelligentes, tout en répondant à vos exigences en matière de performance, de superficie et de consommation d’énergie (PPA).
Cadence est le fournisseur d’IP silicium qui connaît la plus forte croissance, avec un portefeuille éprouvé et de nombreuses premières dans l’industrie en matière d’IP de conception et d’IP de vérification. Les ingénieurs choisissent Cadence lorsqu’ils recherchent les meilleures solutions d’IP pour les interfaces, les mémoires, l’analogique, les périphériques, les processeurs et la vérification.
Notre objectif : une intégration parfaitement adaptée à votre SoC
Cadence offre une plateforme d’IP ouverte et une approche de type usine d’IP qui vous permettent de concevoir, de personnaliser et de vérifier l’IP ainsi que les sous-systèmes d’IP afin de les adapter à vos SoC d’une façon qui n’était pas possible auparavant. Nous travaillons avec vous pour veiller à ce que notre IP s’intègre le plus harmonieusement possible à vos conceptions. Les synergies croissantes au sein de notre portefeuille d’IP, ainsi qu’entre ce portefeuille et nos outils EDA, vous offrent une grande flexibilité et des avantages importants en matière de délai de mise sur le marché comparativement aux approches traditionnelles d’intégration d’IP.
La qualité est au cœur de nos activités, et non une considération secondaire
Cadence a mené à bien des milliers de mises en fabrication d’IP sur silicium, et ses solutions d’IP sont utilisées par plusieurs des plus grandes entreprises mondiales dans les secteurs des semi-conducteurs et des systèmes. Le programme d’assurance qualité de Cadence repose sur des politiques claires et documentées ainsi que sur des procédures reproductibles qui commencent dès la définition et le développement du produit, puis se poursuivent par les essais, la mise en production, la maintenance et le soutien continus. Ces procédures comprennent la spécification et la tenue à jour de définitions de produits suffisamment détaillées, ainsi que de plans d’essai et de mise en production pour chaque produit Cadence.
Détails du poste
Ingénieur en conception de micrologiciel pour PHY SERDES haute vitesse
Joignez-vous à une équipe dynamique et en pleine croissance composée d’ingénieurs chevronnés qui développent de l’IP physique pour des protocoles de liaisons série haute vitesse conformes aux normes de l’industrie. Nous recherchons une personne motivée, autonome et rigoureuse, capable de mener à bien ses responsabilités de façon indépendante, tout en contribuant activement à l’avancement des projets et au succès de l’équipe. La personne retenue participera à toutes les phases du développement de micrologiciel pour SERDES haute vitesse, de l’élaboration de l’architecture à l’implémentation, en passant par la vérification, les essais et le déploiement chez les clients.
Dans ce rôle, vous serez appelé à :
Vous aurez également l’occasion de :
Profil recherché :
Working COMPANY OVERVIEW
The Future of Intellectual Property is Here
Electronic innovation is everywhere, from smart sensors to smart cities, and it is transforming the way people work, live, and play. Cadence is excited to play a role in this innovation, not only as a world leader in electronic design automation (EDA) for over 25 years, but also as a driving force in the advancement of intellectual property (IP).
Cadence® IP solutions will change the way you think about and use IP in your system-on-chip (SoC) designs. As you use more IP to fortify your SoCs with new functionalities, we can help you reduce the complexity and risk inherent in designing for smart technology while meeting your performance, area, and power (PPA) requirements.
Cadence is the fastest-growing silicon IP provider, with a proven portfolio and many industry firsts in design IP and verification IP. Engineers choose Cadence when they want the best in interface, memory, analog, peripherals, processor, and verification IP.
Our Goal: a Perfect Fit in Your SoC
Cadence provides an open IP platform and IP Factory approach so you can design, customize, and verify IP and IP subsystems to fit your SoCs in ways that weren’t possible before. We work with you to make sure our IP fits as seamlessly as possible into your designs. Growing synergies within our IP portfolio, and between our IP portfolio and EDA tools, provide you with important flexibility and time-to-market advantages over traditional IP integration approaches.
Quality is Integral to What We Do, Not an Afterthought
Cadence has amassed thousands of IP tape outs, and our IP solutions are in use by many of the world’s leading semiconductor and systems companies. The Cadence quality assurance program is based on clear, documented policies and reproducible procedures that begin in product definition and development and extend through testing and release to ongoing maintenance and support. Our procedures include specification and maintenance of appropriately detailed product definitions and test/release plans for every Cadence product.
POSITION DETAILS
High Speed SERDES PHY Firmware Design Engineer
This is an opportunity to join a dynamic and growing team of experienced engineers developing physical IP for industry-standard high-speed serial-link protocols. The successful candidate will ideally be a highly motivated self-starter who is able to work independently to complete assigned tasks and can also contribute to project leadership. It is expected that the candidate will contribute during all phases of firmware development for high speed SERDES from architecture development to implementation, verification, testing and customer deployment.
This includes:
Responsibilities include:
Specific desired skills:
Website: https://www.cadence.com/
Headquarter Location: San Jose, California, United States
Employee Count: 5001-10000
Year Founded: 1988
IPO Status: Public
Industries: Aerospace ⋅ Electronic Design Automation (EDA) ⋅ Hardware ⋅ Mobile ⋅ Semiconductor ⋅ Software
Visa Sponsorship: Sponsors work visas